PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-276671

(43) Date of publication of application: 07.11.1989

(51)Int.Cl.

H01L 29/78 H01L 27/12

(21)Application number : 63-105280

(71)Applicant : SEIKOSHA CO LTD

NIPPON PRECISION CIRCUITS

KK

(22)Date of filing:

27.04.1988

(72)Inventor: TANAKA SAKAE

WATANABE YOSHIAKI

SHIRAI KATSUO


(54) STAGGERED TOP TYPE AMORPHOUS SILICON THIN FILM TRANSISTOR (57) Abstract:


PURPOSE: To eliminate crackings by a method wherein a silicon nitride layer is formed on an amorphous silicon layer and a silicon oxide layer is formed on the silicon nitride layer.

CONSTITUTION: A silicon nitride layer 7 is formed on an amorphous silicon layer 6 as a gate insulating layer and a silicon oxide layer 8 is formed on the silicon nitride layer 7. Or, the silicon oxide layer 8 is formed on the amorphous silicon layer 6 and the silicon nitride layer 7 is formed on the silicon oxide layer 8. Therefore, the stress in the silicon nitride layer 7 is relieved by the silicon oxide layer 8. With this constitution, crackings can be eliminated and the yield is improved significantly.

Especially, if this structure is applied to the amorphous

silicon thin film transistor of an active matrix type liquid crystal display, the penetration of etchant which occurs when a gate electrode is etched can be avoided, so that the possibility of corrosion of a picture element electrode can be eliminated.





CLIPPEDIMAGE= JP401276671A

PAT-NO: JP401276671A

DOCUMENT-IDENTIFIER: JP 01276671 A

TITLE: STAGGERED TOP TYPE AMORPHOUS SILICON THIN FILM TRANSISTOR

PUBN-DATE: November 7, 1989

INVENTOR-INFORMATION:

NAME

TANAKA, SAKAE WATANABE, YOSHIAKI SHIRAI, KATSUO

ASSIGNEE-INFORMATION:

NAME

SEIKOSHA CO LTD

NIPPON PRECISION CIRCUITS KK

COUNTRY

N/A

N/A

APPL-NO: JP63105280

APPL-DATE: April 27, 1988

INT-CL (IPC): H01L029/78;H01L027/12

US-CL-CURRENT: 257/57

ABSTRACT:

a

PURPOSE: To eliminate crackings by a method wherein a silicon $\underline{\text{nitride}}$ layer is formed on an amorphous silicon layer and a silicon $\underline{\text{oxide}}$ layer is formed on the

silicon nitride layer.

CONSTITUTION: A silicon $\underline{\text{nitride}}$ layer 7 is formed on an amorphous silicon layer

6 as a gate insulating layer and a silicon oxide layer 8 is formed on the silicon nitride layer 7. Or, the silicon oxide layer 8 is formed on the amorphous silicon layer 6 and the silicon nitride layer 7 is formed on the silicon oxide layer 8. Therefore, the stress in the silicon nitride layer 7 is

relieved by the silicon oxide layer 8. With this constitution, crackings can be eliminated and the yield is improved significantly. Especially, if this structure is applied to the amorphous silicon thin film transistor of an active matrix type liquid crystal display, the penetration of etcnant which occurs when a gate electrode is etched can be avoided, so that the possibility of corrosion of a picture element electrode can be eliminated.

COPYRIGHT: (C) 1989, JPO&Japio

BEST AVAILABLE COPY

® 公 開 特 許 公 報 (A) 平1-276671

⑤Int.Cl. 4

識別記号

庁内整理番号

❸公開 平成1年(1989)11月7日

H 01 L 29/78 27/12 3 1 1

G-8624-5F A-7514-5F

審査請求 未請求 請求項の数 3 (全3頁)

❷発明の名称

トツプスタガー型非晶質シリコン薄膜トランジスタ

②特 颐 昭63-105280

②出 願 昭63(1988) 4月27日

@発明者田

栄

東京都墨田区太平4丁目1番1号 株式会社精工舎内

の発明者 渡辺の発明者 白井

人

善 昭 勝 夫 東京都墨田区太平4丁目1番1号 株式会社精工舎内 栃木県那須郡塩原町大字下田野531-1 日本プレシジョ

ン・サーキッツ株式会社内

勿出 顋 人 株式会社精工舎

日本プレシジョン・サ

東京都中央区京橋2丁目6番21号東京都中央区銀座3丁目5番8号

ーキツツ株式会社

中

個代 理 人 弁理士 松田 和

明 細 曹

1.発明の名称

勿出

顖

トップスタガー型非品質シリコン薄膜 トランジスタ

2. 特許請求の範囲

(1) 非晶質シリコン 個上に、ゲート 絶報 個として 窒化シリコン 個を 形成 するとともにこの 窒化シリコン 個上に 酸化シリコン 個を 形成 したことを 特徴とする トップスタガー 型非晶質 シリコン 薄膜トランジスタ。

(2) 非晶質シリコン圏上に、ゲート地級層として酸化シリコン圏を形成するとともにこの酸化シリコン圏上に窒化シリコン圏を形成したことを特徴とするトップスタガー型非晶質シリコン薄膜トランジスタ。

(3) 非品質シリコン而上に、ゲート絶縁属として第1の窒化シリコン個を形成するとともにこの 第1の窒化シリコン個上に酸化シリコン個を形成 し、さらにこの酸化シリコン個上に第2の窒化シ リコン圏を形成したことを特徴とするトップスク ガー型非品質シリコン薄膜トランジスタ。

3. 発明の詳細な説明

【産業上の利用分野】

本発明は、アクティブマトリクス型液晶表示器 やイメージセンサー等に用いられるトップスタガー型非晶質シリコン薄膜トランジスタに関するも のである。

[従来の技術]

近年、アクティブマトリクス型液晶表示器やイメージセンサーへの応用を目指して、非晶質シリコン(以下、a-S(という。) 薄膜トランジスタ(以下、TFTという。)の研究開発が各所で行われている。

第4図は上記ョーSITFTの一例を示したものである。同図において、1はガラス等を用いた 絶報性基板、2はITO(Indius Tin Oxlde)を 用いた画素電極、3はソース配線、4,5はそれ ぞれリンを適量含んだ「型シリコン層を用いたド レイン電極とソース電極、6は非晶質シリコン層、 7はゲート絶縁層となる窒化シリコン層、9は

[解決しようとする課題]

上記トップスタガー型a-SiTFTでは、空化シリコン届1の応力のため、特に各部の段差付近で窒化シリコン届1にクラックが生じ、その結果ゲート電極9とドレイン電極4間、ゲート電極9とソース電極5間で絶縁不良が生じるという問題があった。

特に上記トップスタガー型a-SiTFTをアクティブマトリクス型液晶表示器に利用する場合、ゲート電極9にはAiを用いることが多く、画素電極2にはiTOを用いることが多いためAlをエッチングするときに、上記窒化シリコン層7の

説明する。

第1 図において、1 はガラス等を用いた絶録性 搭板、2 は1 T O を用いた画素堪権、3 はソース 配線、4 , 5 はそれぞれリンを適量含んだ「型シリコン層を用いたドレイン選権とソース電極、6 は非品質シリコン層、7 , 8 はそれぞれ窒化シリコン層(厚き 3 0 0 n m)であり、両者によりゲート総経層を形成している。9 は A 1 を用いたゲート電極である。

本例では、酸化シリコン局 8 が非品質シリコン 層 6 上の窒化シリコン局 7 の応力を級和するため、 窒化シリコン層 7、酸化シリコン局 8 にクラック が生じることがなく、歩留りが大幅に改善される。

第2図は本発明における第2の実施例を示したものである。本例では、非晶質シリコン暦 6 上に酸化シリコン暦 8 (厚さ 3 0 0 n m)を形成し、この酸化シリコン暦 8 上に窒化シリコン暦 7 (厚さ 1 0 0 n m)を形成したものであるが、上足の例と同様に、酸化シリコン暦 8 が窒化シリコン筋

クラックを通してエッチング被が染み込み!TOを冒すという問題もあった。

本危明は上記従来の課題に対してなされたものであり、クラックの生じないa-SiTFTを提供することを目的としている。

[課題を解決するための手段]

本発明は、非品質シリコン届上に、ゲート絶縁 届として空化シリコン届を形成し、この空化シリ コン居上に酸化シリコン届を形成することにより あるいは非晶質シリコン届上に酸化シリコン層を 形成し、この酸化シリコン層上に窒化シリコン を形成することにより上記課題を解決するもので ある。

また、ゲート絶縁層として、第1の窒化シリコン層を形成し、この窒化シリコン層上に酸化シリコン層を形成し、この酸化シリコン層上に第2の窒化シリコン層を形成することによっても上記課題を解決することがきる。

〔 実 庭 例 〕

以下、本発明における一実施例を図面に基いて

1 の応力を緩和するため、クラックが生じることがなく、歩留りを大幅に改善することができる。

第3図は本発明における第3の実施例を示したものである。本例では、非晶質シリコン局6上に第1の窒化シリコン局7a(厚き100mm)を形成し、この第1の窒化シリコン局7a上に防化シリコン局8(厚き300mm)を形成したものである。これの厚き100mm)を形成したものである。これの上記2例と同様に、酸化シリコン局8が空をしたりつか生じることがなく、歩留りを大幅に改きすることができる。

なお、窒化シリコン暦を用いずに酸化シリコン 圏だけでゲート絶縁層を形成すると、ゲート電極 に含まれる不純物が酸化シリコン暦中を移動して 非贔貫シリコン暦を汚染し、信頼性を汚しく低下 させる。従って窒化シリコン暦を設け、上記不純 物の移動を防止することが重要である。

〔発明の効果〕


本発明によれば、酸化シリコンドが変化シリコンドの応力を緩和するために従来みられたクラックがなくなり、歩留りが大幅に向上する。特にアクティブマトリクス型液晶表示器に本発明を用いたa-SiTFTを用いる場合、ゲート電極をエ

ッチングする時にエッチング液が染み込まないため、画素電極が冒される心配がなくなる。 4. 図面の簡単な 15 m

第1図は本発明における第1の実施例を示した 断面図、第2図は本発明における第2の実施例を 示した断面図、第3図は本発明における第3の実 施例を示した断面図、第4図は従来例を示した断 面図である。

6 … … 非晶質シリコン暦
7 … … 窒化シリコン間
7 a … 第 1 の窒化シリコン層
7 b … 第 2 の窒化シリコン層
8 … … 酸化シリコン層

以上



第3回 9 76 第20至(にシリコント) 4 6 70 第10至(にシリコント) 5 1

第4图

-387-

03/13/2003, EAST Version: 1.03.0002